Skip to content
Projeler
Gruplar
Parçacıklar
Yardım
Yükleniyor...
Oturum aç / Kaydol
Gezinmeyi değiştir
G
geany
Proje
Proje
Ayrıntılar
Etkinlik
Cycle Analytics
Depo (repository)
Depo (repository)
Dosyalar
Kayıtlar (commit)
Dallar (branch)
Etiketler
Katkıda bulunanlar
Grafik
Karşılaştır
Grafikler
Konular (issue)
0
Konular (issue)
0
Liste
Pano
Etiketler
Kilometre Taşları
Birleştirme (merge) Talepleri
0
Birleştirme (merge) Talepleri
0
CI / CD
CI / CD
İş akışları (pipeline)
İşler
Zamanlamalar
Grafikler
Paketler
Paketler
Wiki
Wiki
Parçacıklar
Parçacıklar
Üyeler
Üyeler
Collapse sidebar
Close sidebar
Etkinlik
Grafik
Grafikler
Yeni bir konu (issue) oluştur
İşler
Kayıtlar (commit)
Konu (issue) Panoları
Kenar çubuğunu aç
Batuhan Osman TASKAYA
geany
Repository
14e110ecdc76315e22fafd35c1b9488e7b464d1e
Dal (branch)/etiket değiştir
geany
scintilla
lexers
LexVerilog.cxx
Dosya bul
Blame
History
Permalink
Update Scintilla to version 3.5.5
· 10a04f71
Colomban Wendling
Nis 21, 2015
yazdı
10a04f71
LexVerilog.cxx
33.4 KB
Düzenle
Web IDE
Replace LexVerilog.cxx
×
Sürükleyip bırakarak bir dosya ekle veya
yüklemek için tıklayın
Kayıt (commit) iletisi
Replace LexVerilog.cxx
Replace file
İptal
Çatalınızda (fork) yeni bir dal (branch) oluşturulacak ve yeni bir birleştirme (merge) talebi başlatılacak.
